

(附件二)

臺北醫學大學 生物醫學工程學系

畢業專題 期末成果報告

**Design and Verification of an ECG Analog Front-End
and Fixed-Point RTL Filter**

學年度/學期： 114 學年度 上 學期

畢業專題 (二)

姓名：張博翔

學號：B812111001

專題指導教授：劉健群 教授

中華民國 115年 1 月 10 日

目錄

摘要	3
一、背景與文獻回顧	3
二、研究目的與動機	4
三、實驗方式	5
3.1 系統架構	5
3.2 類比前級電路設計	6
3.3 數位訊號處理	10
四、結果與討論	11
五、反思與未來展望	13
參考文獻	13

摘要

本專題實作並驗證一套心電圖（ECG）訊號處理系統，分為「類比前級電路」與「數位濾波邏輯」兩條獨立開發的路線。類比部分以運算放大器（LM741）實際製作儀表放大器（IA）與三種濾波器，並以示波器量測其頻率響應；數位部分則以 Verilog 硬體描述語言建構定點（fixed-point）FIR 濾波管線與 RR 間期偵測邏輯，於模擬環境中驗證。

類比前級的訊號鏈為：儀表放大器 → 隨耦器 → 高通濾波器 → 隨耦器 → 低通濾波器 → 隨耦器 → 陷波濾波器 → 隨耦器。各級之間以電壓隨耦器做阻抗隔離，避免後級負載改變前級設計之截止頻率。類比前級為寬頻調理：高通採二階 Butterworth（截止 0.5 Hz）處理基線漂移、低通採四階 Butterworth（截止 100 Hz）抑制肌電與高頻干擾、陷波採高品質因數 Twin-T（中心 60 Hz）濾除市電。

數位 FIR 則收窄頻寬至 QRS 相關頻帶，以利 R 波偵測，與類比之寬頻調理互補。另外本系統並未實作實體類比數位轉換器（ADC）。數位模擬中的輸入模組僅以系統指令 \$readmemh 載入 MATLAB 預錄之定點資料，模擬取樣時序（ $f_s = 500$ Hz），並非真正執行類比訊號之取樣與量化；將類比前級經實體 ADC 串接至數位管線為後續工作。

LTspice 模擬顯示三級濾波器之截止／中心頻率皆符合設計目標，數位模擬量得之 RR 間期約 1 秒（對應 60 BPM），落於正常範圍。

一、背景與文獻回顧

心血管疾病（CVD）為全球首要死因，依 WHO 統計，2019 年全球約 32% 之死亡與 CVD 相關。心電圖（ECG）之特徵波（P 波、QRS 波群、T 波）分析在健康監測與診斷上至關重要；為準確擷取特徵波，必須對原始訊號進行有效之預處理與濾波。

ECG 訊號主要受低頻與高頻雜訊干擾。低頻部分為基線漂移（baseline wander, BW），主因是電極與導線移動造成之直流偏移，以及呼吸、肢體運動導致電極位置與皮膚阻抗變化 [1]。高頻部分則包含電力線干擾（PLI）、肌電偽影（MA）、高斯雜訊與電磁干擾（EMI）等。以高通濾波器去除基線漂移（低頻約 0.05–0.5 Hz），高通轉角之選擇會影響 ST 段等診斷特徵，須謹慎設定 [2]；以低通濾波器抑制肌電與儀器高頻干擾（截止頻率約 100–150 Hz）；以陷波濾波器去除市電與電力線磁場干擾 [3]。

在演算法層面 ECG 去雜訊方法眾多，而數位端之 R 波偵測常採「濾波 → 平方（能量） → 門檻判斷 → 不反應期」之流程，即 Pan-Tompkins 演算法之核心 [4]。於硬體實現方面，FPGA 之高平行度與可重構性使其適合即時生醫訊號處理 [6]，且已有在 FPGA 上實作 ECG FIR 濾波之研究可資對照 [7]。本專題即以上述預處理需求為出發點，分別以類比電路與數位邏輯實作三種核心濾波器並比較其表現。

表 1 ECG 主要雜訊來源與對應濾波器

雜訊來源	頻率範圍	對應濾波器
基線漂移 (BW)	0.05–0.5 Hz	高通濾波器
肌電偽影/EMI	> 100 Hz	低通濾波器
市電/電力線干擾	60 Hz	Twin-T 陷波濾波器

觀察 ECG 頻率組成，先以 MATLAB 對原始訊號做快速傅立葉轉換 (FFT)。圖 1 為時域原始訊號，圖 2 為其頻譜，能量主要集中於約 50 Hz 以下，其中 QRS 波群之能量以約 10–25 Hz 為主（P、T 波多在 10 Hz 以下），低頻處則可見基線漂移成分，此頻譜分布即為後續各級濾波器設定通帶與陷波頻率之依據。




圖 1 原始 ECG 訊號（時域）




圖 2 訊號頻譜 (FFT)

二、研究目的與動機

本專題的核心目標是把一條生醫訊號鏈從連續時間的類比電路，一路實現到離散時間的定點數位硬體。ECG 於電極端振幅僅為 mV 等級，且同時疊加低頻基線漂移、60 Hz 市電干擾與高頻肌電雜訊，要從微弱且受污染的訊號中穩健地萃取心率，必須先以類比前級放大與調理，再交由數位邏輯做針對任務的濾波與判讀，需同時牽涉「類比電路設計」與「數位硬體設計」兩種能力。

本專題採「先類比、後數位」的開發順序，類比過去僅以 MATLAB 模擬過 ECG 濾波，始終停留在理想模型，因此想藉本專題把這些濾波器以運算放大器實際做出來並量測，處理模擬階段看不到如元件容差、運放偏壓電流、麵包板寄生與接點電阻、電源與市電耦合，以及量測設備本身的頻率下限。各級電路之設計（主動濾波器、Butterworth 原型、Sallen-Key 與頻率／大小縮放）即參考 Nilsson 與 Riedel 《Electric Circuits》一書 [8]，將課本理論落實於實體元件。

數位端在完成類比前級後，為對心臟訊號做更深入、可重複且可程式化的分析，進一步將訊號數位化並以 Verilog 建構定點 FIR 濾波與 RR 間期偵測邏輯。數位處理具高精度、可重複、易調整之優點，且能燒錄至 FPGA 以利未來之即時處理。

數位端負責 R 波偵測與心率萃取等演算法任務，類比前級負責寬頻處理。兩段任務不同而互補。

三、實驗方式

3.1 系統架構

本系統最終想實現的整體資料流為「電極 → 類比前級 → ADC → 數位處理 → 心率」，如圖 3。類比前級於連續時間域將電極端約 1 mV 之微弱訊號放大並限制頻帶，屬「類比域」；數位處理於離散時間進行濾波與 R 波偵測，屬「數位域」。兩段之濾波頻帶依其任務而不同：類比前級為寬頻調理（0.5–100 Hz），數位段則收窄至 QRS 相關頻帶以利穩健之 R 波偵測。

須強調本階段兩段並未以實體 ADC 串接（圖中以虛線表示），數位段之輸入係以檔案載入之預錄資料（詳 3.2）。




圖 3 系統訊號鏈：類比前級 → ADC（未實作）→ 數位處理 → 心率

類比前級之訊號鏈如圖 4，依序為儀表放大器（IA）→ 隨耦器 → 高通濾波器 → 隨耦器 → 低通濾波器 → 隨耦器 → 陷波濾波器 → 隨耦器。各濾波級之間插入電壓隨耦器作為緩衝級，其輸入阻抗高、輸出阻抗低，可將前後級隔離，避免後級輸入阻抗對前級形成負載而改變原先設計之截止頻率與品質因數，末端隨耦器則提供低輸出阻抗以驅動後端。




圖 4 類比前級訊號鏈

3.2 類比前級電路設計

類比電路以 LM741 運算放大器實作，電源為 $\pm 15\text{ V}$ 。濾波器之設計方法參考主動濾波器 Butterworth 原型、Sallen-Key 拓撲，以及頻率與大小之元件歸一化（magnitude/frequency scaling），來源為 Nilsson 與 Riedel 《Electric Circuits》一書之主動濾波器章節（ch. 15）[8]。

先以理論轉移函數求得歸一化原型（prototype， $f_c = 1\text{ rad/s}$ 、 $R = C = 1$ ）之元件值，再依目標頻率與市售 E 系列電阻、電容值換算實際元件。以下分別說明各級之設計與計算。

（一）儀表放大器（IA）

IA 置於訊號鏈最前端，利用差動輸入抵銷成對之共模環境雜訊，並提供前級放大。本電路為三運放架構：前級兩顆 LM741 為非反相放大，中間以 $1\text{ k}\Omega + 1\text{ k}\Omega$ 分壓（中點接地）設定增益，後級以四顆 $10\text{ k}\Omega$ 構成差動放大。差動增益與其分貝值為：

$$A_d = \left(1 + \frac{R_f}{R_g}\right) \cdot \frac{R_4}{R_3} = \left(1 + \frac{9.09\text{k}}{1\text{k}}\right) \cdot \frac{10\text{k}}{10\text{k}} = 10.09$$

$$A_{d,\text{dB}} = 20\log_{10}(10.09) = 20.08\text{ dB}$$

理論增益約 10 倍（20.08 dB），與圖 6 之模擬通帶增益 20.08 dB 相符。共模抑制比（CMRR）主要受後級差動放大器之電阻匹配限制，以 0.1% 精密電阻估算其下限為：

$$\text{CMRR} = \frac{1 + R_4/R_3}{4(\Delta R/R)} = \frac{2}{4 \times 0.001} = 500 \Rightarrow 20\log_{10}(500) \approx 54\text{ dB}$$

本架構之中點接地使前級兩路對共模訊號亦有增益，並未如標準三運放 IA 以單一 Rgain 耦合兩反相端於前級提供額外共模抑制，故整體 CMRR 主要由後級匹配決定，約 54 dB 等級，仍有改良空間（詳第五節）。




圖 5 儀表放大器電路




圖 6 IA 增益頻率響應 (20.08 dB)

(二) 高通濾波器 (HPF)

高通採二階 Sallen-Key 架構，用以濾除基線漂移。其轉移函數與設計關係式為：

$$H(s) = \frac{s^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}, \quad \omega_0 = \frac{1}{C\sqrt{R_1 R_2}}, \quad Q = \frac{1}{2}\sqrt{\frac{R_2}{R_1}}$$

取 $C = 33 \mu\text{F}$ 、 R_1 (回授) = $6.81 \text{ k}\Omega$ 、 R_2 (接地) = $13.7 \text{ k}\Omega$ ，代入可得截止頻率與品質因數：

$$f_0 = \frac{1}{2\pi C\sqrt{R_1 R_2}} = \frac{1}{2\pi(33\mu\text{F})\sqrt{(6.81\text{k})(13.7\text{k})}} = 0.499 \text{ Hz}$$

$$Q = \frac{1}{2}\sqrt{\frac{13.7\text{k}}{6.81\text{k}}} = 0.709 \approx \frac{1}{\sqrt{2}} \quad (\text{Butterworth})$$

由於 $R_2 \approx 2R_1$ ，品質因數 $Q \approx 0.707$ ，即為二階 Butterworth 之最大平坦響應，截止頻率約 0.5 Hz ，符合去除基線漂移之需求 (圖 8)。




圖 7 高通濾波器電路




圖 8 高通頻率響應 ($-3 \text{ dB} \approx 0.5 \text{ Hz}$)

(三) 低通濾波器 (LPF)

低通須較強之衰減以保留特徵波並抑制與高頻雜訊之疊合，故設計為四階 Butterworth，由兩級 Sallen-Key 低通串接而成。單級之轉移函數與設計關係式為：

$$H(s) = \frac{\omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}, \quad \omega_0 = \frac{1}{R\sqrt{C_1C_2}}, \quad Q = \frac{1}{2}\sqrt{\frac{C_1}{C_2}}$$

兩級皆取 $R = 5.11 \text{ k}\Omega$ 。第一級 $C_1 = 0.82 \text{ }\mu\text{F}$ 、 $C_2 = 0.12 \text{ }\mu\text{F}$ ；第二級 $C_1 = 0.33 \text{ }\mu\text{F}$ 、 $C_2 = 0.30 \text{ }\mu\text{F}$ ($0.15 \text{ }\mu\text{F}$ 並聯兩顆)。各級之截止頻率與品質因數為：

$$f_{0,1} = \frac{1}{2\pi(5.11\text{k})\sqrt{(0.82\mu)(0.12\mu)}} = 99.3 \text{ Hz}, \quad Q_1 = \frac{1}{2}\sqrt{\frac{0.82}{0.12}} = 1.31$$

$$f_{0,2} = \frac{1}{2\pi(5.11\text{k})\sqrt{(0.33\mu)(0.30\mu)}} = 99.0 \text{ Hz}, \quad Q_2 = \frac{1}{2}\sqrt{\frac{0.33}{0.30}} = 0.52$$

(4th-order Butterworth target: $Q_a = 0.541$, $Q_b = 1.307$)

兩級截止頻率皆設計於約 100 Hz ，而品質因數分別接近四階 Butterworth 之理論值 (0.541 與 1.307)，整體於 100 Hz 處呈現平坦且無峰起之衰減 (圖 10)。




圖 9 低通濾波器電路




圖 10 低通頻率響應 ($-3 \text{ dB} \approx 100 \text{ Hz}$)

(四) 陷波濾波器 (Notch, 濾除 60 Hz 市電)

陷波採 Twin-T 架構，並以正回授提高品質因數，使陷波更為陡峭以精準濾除市電。其轉移函數與中心頻率為：

$$H(s) = \frac{s^2 + \omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}, \quad \omega_0 = \frac{1}{RC}$$

電阻 T 臂取 $R = 3.24 \text{ k}\Omega$ (並聯接地臂 $R/2 = 1.62 \text{ k}\Omega$)，電容 T 臂取 $C = 0.82 \text{ }\mu\text{F}$ (接地臂 $2C$ 以兩顆 $0.82 \text{ }\mu\text{F}$ 並聯)，得中心頻率：

$$f_0 = \frac{1}{2\pi RC} = \frac{1}{2\pi(3.24k)(0.82\mu F)} = 59.9 \text{ Hz}$$

品質因數由回授分壓（19.1 k Ω 與 1 k Ω ）決定之正回授比例 k 控制：

$$Q = \frac{1}{4(1-k)}, \quad k = \frac{19.1k}{19.1k + 1k} = 0.950 \Rightarrow Q = \frac{1}{4(1-0.950)} = 5.0$$

設計品質因數約為 5，中心頻率約 60 Hz，於模擬中陷波深度可達約 -50 dB（圖 12）。。




圖 11 陷波濾波器電路 (Twin-T)




圖 12 陷波頻率響應 (60 Hz, ≈ -50 dB)

表 2 類比各級電路設計參數彙整

級別	架構	關鍵頻率	設計參數
儀表放大器	三運放差動	通帶增益 20.08 dB	$A_d = 10.09$
高通 HPF	二階 Sallen-Key	$f_c \approx 0.5 \text{ Hz}$	$Q \approx 0.707$ (Butterworth)
低通 LPF	四階 Sallen-Key	$f_c \approx 100 \text{ Hz}$	$Q = 0.52 / 1.31$
陷波 Notch	Twin-T 正回授	$f_0 \approx 60 \text{ Hz}$	$Q \approx 5$

將四級（含隨耦器）串接後，整體頻率響應如圖 13，通帶增益約 20 dB，低頻於 0.5 Hz 以下、高頻於 100 Hz 以上衰減，並於 60 Hz 形成明顯陷波，構成一條帶通加陷波之 ECG 擷取通道。




圖 13 類比前級整體串接頻率響應（通帶 20 dB、0.5–100 Hz、60 Hz 陷波）

上述各級於 LTspice 驗證後，已於麵包板完成實體電路（圖 14），由左側電源供應器提供 $\pm 15 \text{ V}$ ，儀表放大器與高通、低通、陷波各級依序以電壓隨耦器串接。




圖 14 類比前級麵包板實作電路 (IA+HPF+LPF+Notch)

3.3 數位訊號處理

數位端之資料路徑如圖 14，依 testbench 串接為：資料回放 → FIR 高通 → FIR 低通 → FIR 陷波 → RR 偵測，各級間傳遞 16 位元有號資料。取樣頻率由 testbench 之時脈決定：always #1 clk=~clk 於時間單位 1 ms 下，時脈週期為 2 ms，故 $f_s = 500$ Hz。

輸入端之資料回放模組以系統指令 \$readmemh 載入 ecg_input.hex 至記憶體，於時脈正緣逐筆輸出。此模組僅重現取樣之時序行為，並未執行真正之類比訊號取樣與量化，亦即本系統並未實作實體 ADC。資料由 MATLAB 匯出時採定點縮放，將絕對值最大值映射至 16 位元有號整數之最大值後取整，再存成十六進位檔（15 位元幅值+1 位元符號）：

$$x_{\text{int}}[n] = \text{round}\left(\frac{x[n]}{\max|x|} \times (2^{15} - 1)\right), \quad 2^{15} - 1 = 32767$$

各 FIR 以離散摺積實現，係數同樣以 2^{15} 縮放為整數，故硬體累加後需右移 15 位還原尺度，再飽和至 16 位元以避免溢位：

$$y[n] = \sum_{k=0}^{N-1} h[k] x[n-k]$$

$$y[n] = \text{sat}_{16} \left(\left(\sum_{k=0}^{N-1} h_q[k] x[n-k] \right) \gg 15 \right), \quad h_q[k] = \text{round}(2^{15} h[k])$$

所需階數以 Bellanger 公式估計；高通轉角最低（過渡帶最窄）故需最多階數，三顆 FIR 之實作規格彙整於下：

$$N \approx \frac{3.1 f_s}{\Delta f} \Rightarrow \text{HP}(5 \text{ Hz}) : 127, \quad \text{LP}(40 \text{ Hz}) : 64, \quad \text{Notch}(60 \text{ Hz}) : 65 \text{ taps}$$




圖 15 數位資料路徑（上）與每顆 FIR 內部之 MAC 摺積結構（下）

表 3 FIR 濾波器規格（依實作 Verilog；fs = 500 Hz）

模組	型式	截止/中心	階數 taps
fir_filter_hp	高通 HP	5 Hz	127
fir_filter	低通 LP	40 Hz	64
fir_filter_bs	帶阻 Notch	60 Hz	65

數位段之濾波頻帶（高通 5 Hz、低通 40 Hz）較類比前級（0.5–100 Hz）為窄，刻意設計數位以利 R 波偵測，取 5–40 Hz 作為 QRS 強化頻帶可壓制 P/T 波與雜訊、突顯 QRS，提高偵測穩健性。

QRS 能量實際以約 10–25 Hz 為主（故經典 Pan–Tompkins 帶通取約 5–15 Hz），本專題取較寬之 5–40 Hz 是為多保留 QRS 之陡峭邊緣，代價是略增雜訊，對「平方能量+門檻」之偵測影響有限。

(RR 間期偵測)

RR 偵測器採「平方（能量）→ 門檻 → 不反應期」之流程（圖 15），為 Pan-Tompkins 演算法之簡化 [4]。先將輸入平方以突顯 R 波、壓制 T 波與雜訊；當能量超過門檻且不處於不反應期時判定為 R 波，計 RR 間期並進入不反應期。不反應期設為 125 點（ $125 \times 2 \text{ ms} = 250 \text{ ms}$ ），可有效避開 T 波誤判。心率換算如下：

$$T_s = \frac{1}{f_s} = 2 \text{ ms}, \quad \text{RR}_{\text{ms}} = \text{rr_count} \times T_s, \quad \text{BPM} = \frac{60000}{\text{RR}_{\text{ms}}} = \frac{30000}{500} = 60$$

RR 偵測流程（Pan-Tompkins 簡化）




圖 16 RR 間期偵測流程（Pan-Tompkins 簡化）

四、結果與討論

類比實測結果與討論

圖 13 之 LTspice 模擬呈現完整之帶通加陷波特特性：通帶增益約 20 dB，高通 -3 dB 轉角約 0.5 Hz、低通約 100 Hz；並於 60 Hz 形成約 50 dB 之深陷波（由通帶約 20 dB 降至約 -30 dB），陷波之後因 Twin-T 之特性增益小幅回升再滾降，相位則於陷波處產生特徵性之急遽跳變。各級之截止／中心頻率與增益均符合設計目標。

圖 17 為電路以示波器頻率響應分析（FRA，Keysight DSOX1202G， ± 15 V 供電）之實測結果，量測範圍 10–150 Hz（增益軸 5 dB／格、顯示基底 20 dB）。實測成功重現模擬之兩項關鍵特徵：60 Hz 附近之陷波凹陷，以及陷波之後增益回升、相位急遽跳變，證實電路確實運作。與模擬相比，主要差異與分析原因如下：

1. 低頻段無法觀測：FRA 之量測下限為 10 Hz，0.5 Hz 之高通轉角及其以下之行為無法由實測取得；此段仍以計算與 LTspice 佐證，不以推估值充當實測數據。
2. FRA 之增益軸以 +20 dB 偏移顯示，故各讀值須減 20 dB。10 Hz 之游標讀值 38.97 dB 對應實際約 19 dB，與儀表放大器 $\times 10$ (20 dB) 之設計及 LTspice 模擬一致。另可見實測通帶自 10 Hz 起略為下滑、不如模擬平坦，推測與實體低通之轉角頻率／品質因數偏移有關。
3. 模擬之陷波中心為 60 Hz、底部約 -30 dB，相對通帶 (20 dB) 約 50 dB 之衰減。實測陷波中心亦約 60 Hz，底部約 -5 dB（扣除 20 dB 偏移後約 -25 dB），相對通帶（約 20 dB）約 44 dB 之衰減，與模擬相當，僅略淺約 5 dB。此微小差異主要來自被動元件之容差與麵包板寄生元件影響。
4. 實測相位（10 Hz 約 135° 、150 Hz 約 -21° ）之絕對值與模擬不同，主要源於 FRA 之量測參考與有限之量測頻段，兩者皆於陷波處呈現急遽之相位跳變，定性一致。

綜言之，實測在定性上與模擬一致（帶通形狀、60 Hz 陷波、陷波處之相位跳變），差異主要來自被動元件容差、麵包板寄生與接點電阻、LM741 之非理想（有限增益頻寬積），以及 FRA 之量測設定與頻段限制。




圖 17 類比前級實測頻率響應 (Keysight 示波器 FRA；可見 60 Hz 陷波)

數位模擬結果

數位以 Verilog 模擬 (GTKWave) 驗證，波形如圖 18。最上方為時脈 (clk) 與重置訊號，由於 500 Hz 取樣率在此縮放比例下非常密集，時脈看似實心色塊，放大後方見個別脈衝。重置訊號維持高電位，表示系統處於運作狀態。中段依序為原始資料 (raw_data)、經高通 (hp_data)、低通 (lp_data) 與最終 (final_data) 之波形，原始訊號經各級 FIR 後基線、高頻與 60 Hz 成分被抑制，並可見各級之間因 FIR 群延遲造成之相位延遲。最下方 peak_flag 標記 R 波位置，量得 rr_count ≈ 500 ，對應 RR 間期 1000 ms、心率約 60 BPM，落於正常範圍，驗證數位濾波與 RR 偵測邏輯之正確性。



圖 18 數位系統 Verilog 模擬結果

五、反思與未來展望

本專題最大的收穫在於面對模擬正確不等於實作成功的落差。元件容差、麵包板寄生效應與量測設備的頻率下限，都是模擬階段不會出現、卻直接影響結果的因素；將各級以隨耦器隔離、以 E 系列實際值重算元件，都是為了縮小此落差而做的修正。

本階段仍有數項限制與後續方向：

1. 未實作實體 ADC：數位路線之輸入為預錄資料回放，尚未與類比前級以真正的取樣量化串接。下一步將導入實體 ADC，使類比前級 → ADC → 數位管線成為完整訊號鏈。
2. IA 之 CMRR 受限：現行中點接地架構之共模抑制主要由後級電阻匹配決定（約 54 dB）。未來改用標準三運放 IA（以單一增益電阻耦合兩反相端）或 AD620 內部電阻是雷射修整的晶片，匹配度遠比離散電阻更好，可於前級即提供共模抑制將 CMRR 提升至生醫量測常用之 90–120 dB 區間。
3. 類比實作精度：以 PCB 取代麵包板以降低寄生與漂移，陷波採用更精密之配對元件或可調校正，以逼近模擬之陷波深度，低通可嘗試提高至六至八階以增強衰減。
4. 數位硬體驗證：目前為行為級模擬，後續可進行合成與佈局佈線，燒錄至 FPGA 實測，並以靜態時序分析確保 500 Hz 取樣率下滿足 setup/hold 時間，避免亞穩態。
5. 臨床應用延伸：結合心阻抗圖（ICG），以 ECG 之 R 波為時間基準，分析至 ICG 特徵點之時間差以估算心搏輸出量，提供非侵入式之血流動力學參數，作為心衰竭早期風險評估之指標。

參考文獻

- [1] S. Luo and P. Johnston, “A review of electrocardiogram filtering,” *J. Electrocardiology*, vol. 43, no. 6, pp. 486–496, 2010.
- [2] J. Isaksen et al., “Quantification of the first-order high-pass filter’s influence on the automatic measurements of the electrocardiogram,” *Comput. Methods Programs Biomed.*, vol. 139, pp. 163–169, 2017.
- [3] C. Levkov et al., “Removal of power-line interference from the ECG: A review of the subtraction procedure,” *BioMedical Engineering OnLine*, vol. 4, p. 50, 2005.
- [4] J. Pan and W. J. Tompkins, “A real-time QRS detection algorithm,” *IEEE Trans. Biomed. Eng.*, vol. BME-32, no. 3, pp. 230–236, 1985.
- [5] W. Midani, H. Ltif, and M. Ben Ayed, “A comprehensive review of noise removal techniques in ECG signal processing,” *Procedia Computer Science*, vol. 270, 2025.
- [6] E. Aridhi, K. Laabidi, and A. Mami, “FPGA technology in healthcare: A comprehensive review,” *Array*, vol. 28, p. 100622, 2025.
- [7] C. Uttrapphan et al., “Hardware implementation of FIR filter for ECG signal processing on an FPGA,” *J. Adv. Res. Appl. Sci. Eng. Tech.*, vol. 40, pp. 50–61, 2024.
- [8] J. W. Nilsson and S. A. Riedel, *Electric Circuits*, 11th ed., ch. 15 (Active Filter Circuits). Hoboken, NJ: Pearson, 2020.
- [9] A. S. Sedra and K. C. Smith, *Microelectronic Circuits (Instrumentation Amplifier)*. New York: Oxford University Press.